Dispositivo experimental integrado de desarrollo CPLD FPGA de microcomputadora de un solo chip

Single chip microcomputer • CPLD / FPGA development comprehensive experimental device (microcomputer control development comprehensive training device) pictures for reference, subject to the real object

1, descripción general del producto

In view of the need for colleges and universities to set up "single chip microcomputer" and "CPLD / FPGA" teaching at the same time, the company has developed "syskj-16c single chip microcomputer • CPLD / FPGA development comprehensive experimental device". It integrates MCS-51 single chip microcomputer, CPLD / FPGA and synthesis technology, provides optimized software and hardware integration resources, and is suitable for the requirements of the syllabus of "single chip microcomputer principle and interface technology" and "CPLD / FPGA principle and application technology". The experimental system provides rich hardware interface circuits and functional modules, It also provides application examples, test procedures and detailed application instructions of various interface circuits to help schools quickly master the application methods of these interfaces. It is an ideal equipment for colleges and universities to carry out MCU, CPLD / FPGA teaching, curriculum design, electronic design competition and scientific research and development.

2, características del sistema

1. El sistema de microcomputadora de un solo chip MCS-51 tiene circuitos de interfaz ricos. Estos circuitos de interfaz de microcomputadora de un solo chip cubren todos los campos de aplicación de MCU y pueden proporcionar a los usuarios métodos de diseño y aplicación líderes. El pin del chip de la CPU sale, que se puede conectar arbitrariamente a su propio sistema de aplicación práctica. Equipado con un simulador de hardware profesional dice-3000 de alto rendimiento MCS-51, el espacio de datos de 64K y el espacio de programa de 64K están todos abiertos sin ocupar recursos de la CPU. Se adopta el modo de CPU dual. La CPU de simulación y la CPU del usuario se ejecutan de forma independiente, con múltiples funciones como edición, compilación, descarga, paso único, seguimiento, punto de interrupción y operación. El software de simulación superior admite ensamblador y lenguaje C. Puede ejecutarse en la plataforma del sistema operativo WIN98 / 2000 / NT / XP. 2. El sistema EDA digital del sistema CPLD / FPGA puede equiparse con el dispositivo ep1k30 de la compañía Altera, con 30000 chips FPGA, y puede ser compatible con una variedad de chips de núcleo de voltaje. La configuración predeterminada es el dispositivo isplsi1032e de la compañía de celosía, con chip CPLD de 6000 puertas. Al mismo tiempo, puede equiparse con un sistema EDA analógico, dispositivos de la serie ispPAC de lattice company y una línea de descarga de programación especial y software de descarga. 3. El módulo de microcomputadora de un solo chip C8051F020 y el simulador EC5 son opcionales. 4. Puede equiparse con nuestra plataforma patentada de experimentos de innovación de control numérico DAQ, que puede completar hasta 15 experimentos de innovación, como ascensor de cuatro pisos, control de semáforo, control automático del nivel de agua de la torre de agua, etc.

3, rendimiento técnico

1. Input power supply: single phase three wire 220V ± 10 percent 50Hz

2. Ambiente de trabajo: temperatura: - 10 grados más 50 grados, humedad relativa< 85%="" (25="" ℃),="" altitude=""><>

3. Insulation resistance: more than 3m Ω

4. Capacidad instalada: menos de 0.5kva

5. Dimensión total: 135 cm 60 clm 140 cm, sujeto al producto real

4, configuración del sistema

1. Caja colgante de la unidad del controlador: la caja colgante se utiliza principalmente para conectar diferentes módulos de CPU. La caja colgante contiene el zócalo de la interfaz, el circuito experimental básico y el circuito de expansión del sistema del módulo de la CPU, que puede completar la mayoría de los experimentos básicos de forma independiente. Hay tres ranuras de interfaz de cable plano (40p, 40p y 20p) en la caja colgante para la conexión con otras cajas colgantes. Los recursos en el cuadro colgante son los siguientes: (1) módulo de interfaz 8155 (2) módulo de interfaz 8255 (3) módulo de interfaz de pantalla de teclado 8279 (4) módulo de temporizador programable 8253 (5) módulo de vigilancia de hardware MAX813 (6) módulo I2C EEROM (7) Módulo 8250 (8) Módulo 8251 (9) Módulo de memoria AT24C02 (10) Módulo de reloj de calendario PCF8563 (11) Módulo de pulso único (12) Módulo EEPROM serie 93C46 (13) Módulo transceptor de infrarrojos (14) Módulo de sensor de temperatura digital DS18B20 (15) módulo de entrada de valor de conmutación (16) módulo de salida de valor de conmutación unidad controladora caja colgante compatible con módulo de CPU y módulo de decodificación: índice de función de nombre de módulo El módulo de CPU de la serie 51 admite 80C31 y 80C51, incluyendo 32K SRAM y 64K ROM para formar bus de datos, dirección bus y bus de control módulo cygnal51cpu (opcional) El chip MCU C8051F020 integrado de la compañía Cygnal de los Estados Unidos, que incluye 32K SRAM, se usa para formar el bus de datos, el bus de direcciones y el módulo de decodificación del bus de control, y se usa el isplsi1016e de lattice company t o completar la decodificación de todo el sistema

2. Caja colgante de la unidad de conversión de señal: hay tres ranuras de interfaz de cable plano (40p, 40p, 20p) en la caja colgante para conectar la señal con la caja colgante de la unidad del controlador. Módulo compatible con el cuadro colgante: nombre del módulo índice de función El módulo de anuncios paralelos de 8-bits consiste en un anuncio de 8-canales de 8-bits compuesto por conversión de analógico-a digital ad0809 circuito. El módulo Da paralelo de 8 bits consta de dos circuitos de conversión de digital a analógico da0832 y dos da de 8 bits. El módulo publicitario paralelo de 12 bits está compuesto por un circuito de conversión de analógico a digital AD574 y un anuncio publicitario de 12 bits. El módulo Da paralelo de 12 bits consiste en un circuito de conversión de digital a analógico tlv5613 y da de 12 bits. El módulo de expansión de E/S se expande en 16 circuitos de entrada paralelos mediante dos chips 74ls244. Se expande en 16 circuitos de salida paralelos mediante dos chips 74LS273. Un circuito de salida en serie a paralelo está compuesto por un chip 74LS164. El circuito de entrada paralelo a serie está compuesto por un chip 74LS165. El módulo de conversión usa lm311 para realizar el circuito V / F y el circuito F / V, y el chip TLC549 se usa para formar el circuito de conversión serial AD. El circuito de conversión serial DA está compuesto por un chip TLC5615.

3. Caja colgante de la unidad de comunicación e impresora: hay tres (40p, 40p, 20p) ranuras de interfaz de cable plano en la caja colgante para conectar otras señales de caja colgante. La impresora está instalada en la placa inferior de la caja colgante. Módulo compatible con la caja colgante: nombre del módulo e índice de función RS232/RS485, el circuito de comunicación RS232 está compuesto por un chip MAX232 y el circuito de comunicación RS485 está compuesto por un chip MAX485. El módulo de comunicación USB está compuesto por 1581 chips. El módulo de comunicación USB 2.0. El módulo de comunicación can bus (opcional). El circuito can bus está compuesto por un chip SJA1000 y un chip tja1050. El módulo del controlador de red (opcional) adopta la microimpresora con chip RTL8019AS (opcional) 4. Caja colgante de la unidad de pantalla y teclado: hay tres ranuras de interfaz de cable plano (40p, 40p, 20p) en la caja colgante para la conexión con otra caja colgante señales Módulo compatible con la caja colgante: el módulo de pantalla estática de índice de función de nombre de módulo está impulsado por un chip 74LS164, y el módulo de pantalla dinámica adopta un tubo nixie led de 8 bits y 8 segmentos. El módulo LCD proporciona 128 LCD de matriz de 64 puntos, y el módulo CPLD adopta 4 4 teclado determinante y teclado público de 1032 chips de empresa de celosía

5. Caja colgante de objetos (I): hay tres ranuras de interfaz de cable plano (40p, 40p, 20p) en la caja colgante para la conexión con otras señales de caja colgante. Módulo compatible con caja colgante: el módulo de relé de índice de función de nombre de módulo está compuesto por dos relés de 5V, dos relés de 12V y dos relés de 24V. El módulo de aislamiento del optoacoplador está compuesto por tres chips tlp521-4, 12 de entrada y 12 de salida. El módulo de pantalla LED utiliza 16 luces LED para formar un circuito de prueba de nivel lógico, y el módulo de valor de conmutación utiliza 16 teclas para formar un circuito de salida de nivel alto y bajo.

6. Caja colgante de objetos (II): hay tres ranuras de interfaz de cable plano (40p, 40p, 20p) en la caja colgante para la conexión con otras señales de caja colgante. Módulo compatible con la caja colgante: nombre del módulo índice funcional Módulo de lectura y escritura de tarjeta IC El bus I2C realiza la lectura, escritura e identificación de la tarjeta IC. El motor de CC es accionado por un pequeño motor de CC. La parte de medición de velocidad está compuesta por un sensor Hall. El motor paso a paso adopta un motor paso a paso de cuatro fases, y el módulo de semáforo con circuito de conducción está compuesto por 16 luces LED y tubos nixie de cuatro dígitos. El módulo de procesamiento de voz se compone de un chip de voz especial 1730, y el módulo de modulación PWM se compone de un chip amplificador operativo 324, que se utiliza para la regulación de velocidad de motores de CC pequeños.

7. Caja colgante EDA (I) (Digital EDA system CPLD / FPGA) módulo nombre función índice Dispositivo CPLD: lattice1032e (predeterminado) 6000 CPLD FPGA dispositivos de lattice company: ep1k30 (opcional) 30000 FPGA Interfaz VGA Interfaz VGA de Altera company, conectado a la pantalla para el experimento de señal de barra de color Interfaz de disco de teclas PS / 2 Diseño de lógica de interfaz de teclado PS / 2

8. Caja colgante EDA (II) (sistema EDA analógico, opcional) Dispositivo de la serie ispPAC de celosía ispPAC10 y circuitos periféricos y de descarga relacionados.

5, Mesa de experimentación: estructura de madera de aluminio. El tablero de la mesa es de tablero de alta densidad ignífugo, impermeable y-resistente al desgaste. La mesa de la computadora está diseñada en una sola pieza, con una forma hermosa y generosa. El marco está hecho de aleación de aluminio de alta-calidad hecha de un molde especial. La superficie de aleación de aluminio está oxidada, duradera, hermosa y generosa, en línea con la estética moderna. El escritorio es ignífugo, resistente al agua y al desgaste-resistente al tablero de alta-densidad, y la parte inferior de la mesa está equipada con un gabinete de almacenamiento y un gabinete para computadora.

6, proyecto experimental

1, MCS{{60}}51 single chip microcomputer experiment project: software experiment: 1. Reset program field 3. Spelling program 5. Data sorting Experiment 7. Unsigned double byte fast multiplication subroutine 9. Multi branch program 2. Word splitting program 4. Data area transmission subroutine 6. Find the same number of data 8. Multi branch program 10. Computer clock experiment hardware experiment: 1. P1 port is on, and 3. P3.3 port is on Input, P1 output experiment 5.8255 a, B and C output square wave experiment 7.8255 control traffic lights 9. Parallel ADC 0809 conversion experiment 11.8279 keyboard display experiment 13. Micro printer experiment 15. Voice chip isd173 control experiment (recording) 17. Relay control experiment 19.8253 square wave experiment 21.16 16 LED dot matrix display experiment 23.8250 programmable asynchronous communication interface experiment 25. Single chip microcomputer RS232 / 485 serial transmission experiment 27. DS18B20 single bus temperature measurement experiment 29. Serial A / D TLC549 conversion experiment 31. PCF8563 I ² C calendar clock experiment 33. PWM pulse width modulation experiment 35.74ls165 parallel serial conversion 37. AT24C02 I2C bus memory reading and writing experiment 39. Electronic music performance experiment 41. Ethernet TCP / IP protocol interface experiment 43. LM331 f / V conversion experiment 45. AD574 12 bit parallel analog-to-digital conversion experiment 47.4 4 determinant keyboard experiment 49.8-bit dynamic display experiment 51. Simulated intersection traffic light experiment 2. Turning at P1 Lamp Experiment 4. Industrial sequence control experiment 6. 8255 PA port controlling Pb port 8. Simple I / O expansion experiment 10. Parallel DAC 0832 conversion experiment 12. General printer experiment 14. I2C memory card reading and writing experiment 16. Voice chip isd1730 control experiment (playback) 18. Stepper motor control 20. Small DC motor speed regulation experiment 22. 128 64 LCD display experiment 24. 8251 programmable communication interface experiment 26. Single chip microcomputer RS232 / 485 serial reception experiment 28. Infrared remote control transceiver experiment 30. Serial 10 bit D / a TLC5615 conversion experiment 32. MAX813 watchdog experiment 34. 74LS164 serial parallel conversion 36. LM331 V / F conversion experiment 38. Serial memory chip 93C46 reading and writing experiment 40. Can Bus communication interface experiment 42. USB2.0 communication interface experiment 44. LM331 V / F conversion experiment 46. Tlv5613 12 bit parallel digital to analog conversion experiment 48.8-bit static display experiment 50. Optocoupler isolation module Experiment 2. CPLD / FPGA module experiment basic experiments: 1. Seven person voter 3. BCD code adder 5. Trellis code converter 7. 74ls160 function module counter 9. Controllable pulse generator 11 Alphabet display experiment 13, sequence detector 15, positive and negative pulse NC modulation generator 2, four bit adder 4, gray code converter 6, trigger (D, JK) 8, multi-mode addition and subtraction counter 10, simple digital lock 12, eight bit multiplier 14, variable modulus 16 bit addition counter 16, second meter design experiment module experiment (optional): 17, a / D 0809 analog-to-digital converter experiment 19 (19) Stepper motor control experiment 21, 16 16 LED dot matrix display experiment 23, 4 4 keyboard expansion experiment 25, electronic music performance experiment 27, RS232 serial port receiving experiment 29, asynchronous serial port communication (UART) 31. Waveform generator experiment 18, D / a 0832 digital to analog converter experiment 20, small DC motor speed control 22, VGA interface color bar signal experiment 24, 128 64 LCD LCD display experiment 26, RS232 serial port transmission experiment (send) 28, PS / 2 keyboard interface logic design 30, serial A / D conversion experiment TLC549 32, memory reading and writing experiment, analog EDA experiment (optional parts required) : 33. IspPAC10 gain setting and adjustment 35. Implementation of ispPAC10 second-order filter 37. Application of ispPAC10 in single ended 34. Amplification and attenuation of ispPAC10 gain 36. IspPAC10 bridge measurement experiment 38. IspPAC10 temperature monitoring 3. Embedded single chip microcomputer (C8051F020) experiment (optional module) 1. Digital I / O intersection cross switch setting Experiment 3. Internal and external oscillator configuration Experiment 5. I / O input and output experiment 7. Timer experiment 9. External interrupt experiment 11. Counter Experiment 2. UART serial communication experiment 4. On chip analog-to-digital conversion (ADC) experiment 6. On chip digital to analog conversion (DAC) Experiment 8. SRAM external data memory expansion experiment 10. SPI serial flash memory data reading and writing experiment 4. DAQ numerical control innovation experiment platform (optional module) 1. Robot mine sweeping 3. Four storey elevator 5. Mail sorting 7. AC motor Y / △ start open-loop control 9. Stepper motor 11. LED display 13. Eight channel logic analysis 15. Connection self-test. 2. Tool magazine shortcut

Etiqueta: Dispositivo experimental integrado de desarrollo cpld fpga de microcomputadora de un solo chip, China, fabricantes, proveedores, ingeniería, OEM, ODM